集成化CAD—ZWG鼓形齿联轴器三维电子图库的开发

该文的研究课题是对机械行业标准件建库的一次大胆尝试 ,通过选择有代表性、适用性强的鼓形齿联轴器进行三维电子图库的开发性创建 ,为今后其他标准件三维电子图库的创建摸索出了一条比较成功的道路。     

基于VHDL的数字密码锁的设计与实现

数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括11个模块,各模块由相应的VHDL程序具体实现并分别进行了MAX＋PLUSⅡ时序仿真.最后,在MAX＋PLUSⅡ环境下进行了整体电路的模拟仿真,结果表明,整个设计满足要求.     

反应精馏法合成聚酯单体的工艺模拟

研究了将反应精馏法用于聚对苯二甲酸乙二醇酯(PET聚酯)生产的直接酯化反应和酯交换反应,并采用过程模拟软件ASPEN PLUS模拟了整个反应精馏过程.结果表明,与传统的酯化反应过程相比较,采用反应精馏法可以简化酯化流程,节省大量能量和开支.     

基于FPGA的交通灯设计

在 MAX＋PLUSⅡ的开发环境下,采用 VHDL 语言,通过模块化编程实现交通灯的功能,控制十字路口 a、b 两方向的红、绿、黄灯的亮灭,指挥车辆通行;并进行了编译、仿真和下载;仿真和实验测试结果满足设计要求,达到了预期的效果.     

基于ASPEN PLUS平台的生物质气化模拟

基于ASPEN PLUS软件的Gibbs自由能最小化法,并利用RGIBBS反应器的限制平衡法修正,建立了生物质气化模型.模拟花生壳气化和木粉气化,发现模拟值和实验值符合良好.对气化两个重要影响因素(空气当量系数和床温)作了灵敏度分析,发现产气组分主要受床温影响,燃气热值和气化效率主要受空气当量系数影响.模拟分析了气化剂温度对产气组分和气化效率的影响,结果表明:基于ASPEN PLUS平台的生物质气化模型能准确地模拟实际气化过程,具有较好的可靠性和适用性.     

智能夹具的设计与实现

以EPMA7256AETC144-10为核心设计了具有顺序提示、错误报警和错误计数功能的智能夹具。采用VHDL语言和原理图两种方式实现CPLD内部逻辑功能设计,采用MAX PLUSⅡ软件进行编译、仿真。该夹具经过测试后性能稳定,很好地实现了各项功能。     

氯乙烯精馏过程的ASPEN PLUS模拟分析

应用化工流程模拟软件ASPEN PLUS对聚氯乙烯生产工艺中氯乙烯精馏过程进行模拟。通过比较,选用NRTL方程来计算液相活度系数,所得模拟结果与实际生产值基本吻合。对低沸塔和高沸塔的操作变量进行了灵敏度分析,得到高低沸塔适宜进料位置、回流比和馏出比分别是8和2,0.5和0.8以及0.93和0.25。     

应用EDA技术实现汉字滚屏系统设计

通过汉字滚屏系统的设计,详细介绍了如何使用硬件描述语言VHDL设计 复杂逻辑电路的步骤和过程,以及应用美国ALTERA公司的MAX＋PLUSⅡ软件进行系统设计及仿真的方法。通过设计,可以看到应用EDA技术进行系统设计、逻辑综合和模块仿真是数字系统设计的重要手段,也是电子电路设计方法上一次革命性的变化。     

城市扩张对区域生态安全格局影响研究——以合肥市为例

城市用地空间扩张对生态环境的影响映射出人类社会活动和生态环境保护之间的交互作用,系统地研究城市空间无序蔓延所诱发的城市土地利用方式变化对城市生态环境的影响程度,对助推我国生态文明建设目标具有重要现实意义。为探究合肥市城市扩张对生态安全格局的影响程度,综合运用生态遥感指数、最小累积阻力模型、电路理论和斑块生成土地利用模拟模型,构建合肥市生态安全格局,识别生态夹点和生态障碍点,再从模拟验证的基础上（总体精度为94.71%,Kappa系数为90.04%,Fom值为0.102）,预测了2030—2040年的城市扩张,并根据预测结果探讨城市扩张对区域生态安全格局影响程度。研究发现：合肥市生态环境质量整体呈现南高中低的分布格局,识别出合肥市生态源地共计35处,源地间活跃生态廊道70条,非活跃廊道共17条,生态夹点290个,生态障碍点112个。2020—2040年合肥市城乡、工矿居民用地、林地、水域和未利用土地面积将不断增加,而耕地以及草地面积将持续减少。2020—2040年期间城镇建成区分别侵占了生态廊道、源地、夹点、障碍点面积为55.95km2、10.51km2、1.04 km2、1.35 km2。研究结果可为今后快速发展城市的生态环境治理和国土空间生态保护修复工作提供理论依据和技术参考。     

基于FPGA的欧洲应答器编码实现

应答器作为车地间信息传输的方式之一,在列车运行控制系统中有广泛的应用,欧洲列车控制系统(ETCS)就利用欧洲应答器(EUROBALISE)来实现车-地间的通信.本文在EU-ROBALISE编码原理的基础上,设计了一种利用现场可编程逻辑门阵列(FPGA)来实现EU-ROBALISE实时编码的方法,在MAX PLUS Ⅱ平台上应用VHDL硬件描述语言进行了仿真分析,最后的验证结果表明设计正确,达到了预期的目的.